quartus ii免费版是为PLD支持原理图、VHDL、VerilogHDL以及AHDL各种设计输入形式，如嵌入式自由综合器和模拟器，可以让用户完成从设计输入到硬件配置的完整性PLD设计过程。这个设计软件行业是唯一提供的FPGA和固定功能HardCopy工程师可以一设计过程的设计工具，工程师可以使用相同的底价作为工具Stratix FPGA设计功能验证和原型HardCopy Stratix该设备用于批量成品。欢迎有兴趣的朋友下载。
quartus ii汉化版特色：
原理图、结构框图、VerilogHDL、AHDL和VHDL完成电路描述并将其保存为设计实体文件；
芯片(电路)平面布局连线编辑;
LogicLock用户可以建立和优化增量设计方法的系统，然后添加对原始系统性能影响较小或无影响的后续模块；
强大的逻辑综合工具；
完整的电路功能模拟和时间逻辑模拟工具；定时/时间分析和关键路径延迟分析；SignalTap II嵌入式逻辑分析工具；
quartus ii汉化版亮点：
支持软件源文件的添加和创建，并链接它们生成编程文件；
编译错误的自动定位；
标准可读EDIF网表文件、VHDL网表文件和Verilog网表文件;
quartus ii汉化版功能：
Qsys基于系统集成工具的提供ARM的Cyclone V SoC扩展支持。
DSP Builder设计工具支持系统开发人员DSP高性能定点和浮点算法在设计中有效实现。
包括更多括更多math.h函数，提高了精度，增强了整个参数，定点和浮点FFT提供可参数赋值FFT该模块还具有更高效的折叠功能，提高了资源共享能力。
quartus ii汉化版优势：
采用 Spectra-Q 发动机提高您的设计效率
了解新引擎如何减少设计迭代和编译，改变 FPGA 设计效率的未来。
背景知识
现在可以下载 新的背景知识，了解 Spectra-Q™ 引擎的详细信息。了解新引擎如何在设计、规划和实施的各个阶段提供更多的控制和预测功能。您还将了解 Spectra-Q 不仅缩短了编译时间，而且减少了设计迭代的总次数，成功解决了设计效率问题。
更短的编译时间
渐进过程支持设计师重新进入编译阶段，逐步优化各设计部分，显著缩短设计迭代时间
